01
芯片产业与IP授权概述
从沙子到芯片的旅程 · 什么是半导体IP · IP授权商业模式 · 为什么需要CPU IP
产业IP基础
02
CPU架构基础
指令集架构(ISA)与微架构 · RISC与CISC · 流水线基础 · 冯诺依曼与哈佛架构
架构核心概念
03
ARM架构入门
ARM公司历史 · Cortex系列 · ARMv7/v8/v9演进 · 生态优势
ARM生态
04
RISC-V架构入门
RISC-V诞生与理念 · 模块化设计 · 基础指令集与扩展 · 开源与开放标准
RISC-V开源
05
ARM IP授权模式详解
层级化授权 · 架构授权 · 内核授权 · 版税模式 · 授权费用结构
授权商业模式
06
RISC-V IP授权模式详解
开源实现与商业IP · RISC-V基金会 · 商业内核提供商 · 授权灵活性
授权开源
07
ARM Cortex-M系列
面向MCU · M0/M3/M4/M7/M33对比 · 典型应用 · 授权门槛
MCU嵌入式
08
ARM Cortex-A系列
应用处理器 · A5x/A7x对比 · 大小核架构 · 移动与服务器
应用处理器大小核
09
ARM Cortex-R系列
实时处理器 · R4/R5/R52特性 · 汽车与工业 · 功能安全
实时汽车
10
RISC-V微控制器级内核
RV32IMC · 蜂鸟E203 · SiFive E系列 · 低成本IoT
MCUIoT
11
RISC-V应用级内核
RV64GC · SiFive U系列 · 高性能RISC-V · 服务器与AI加速
高性能服务器
12
性能对比
DMIPS/MHz · CoreMark · SPECint · 功耗效率 · 面积成本
性能评测
13
生态系统对比
编译器(GCC/LLVM) · 调试工具 · RTOS与Linux · 中间件
生态工具链
14
软件兼容性
二进制兼容 · 源码移植 · ABI规范 · 操作系统适配
兼容性软件
15
安全性特性
TrustZone(ARM) · PMP · 安全启动 · TEE支持
安全TEE
16
虚拟化支持
ARM虚拟化扩展 · RISC-V Hypervisor · Type1/Type2 Hypervisor
虚拟化Hypervisor
17
汽车与工业应用
ISO 26262 · ASIL等级 · 锁步核 · RISC-V在汽车中的机会
汽车功能安全
18
AI与边缘计算
NPU集成 · 向量扩展 · ARM Ethos NPU · RISC-V V扩展
AI边缘计算
19
物联网与可穿戴
超低功耗 · Cortex-M55 · RISC-V PULP · 亚阈值设计
IoT低功耗
20
授权谈判策略
如何与ARM谈判 · 版税率谈判 · 授权范围 · 长期合作
谈判商业
21
RISC-V商业IP选型
SiFive · Andes · Syntacore · Codasip · Esperanto
选型供应商
22
自研CPU vs 授权IP
成本分析 · 时间线 · 风险 · 团队能力要求
自研决策
23
混合架构设计
ARM+RISC-V异构 · 主核与协处理器 · 任务划分 · 通信机制
异构混合
24
芯片设计流程与IP集成
前端设计 · IP集成 · 验证策略 · 物理设计
设计流程集成
25
法律与知识产权
专利风险 · ARM诉讼 · RISC-V专利池 · 出口管制
法律专利
26
成本模型分析
NRE成本 · 版税成本 · 工具链成本 · 维护成本 · TCO
成本TCO
27
案例研究
智能手机SoC(ARM) · IoT芯片(RISC-V) · 汽车MCU(ARM) · AI加速器(RISC-V)
案例实战
28
未来趋势
RISC-V挑战ARM · Chiplet与开放硬件 · 定制指令 · 中国CPU IP生态
趋势Chiplet
29
决策框架
如何选择ARM vs RISC-V · 评估矩阵 · 团队技能 · 路线图规划
决策框架
30
课程总结与行动指南
关键要点回顾 · 学习路径推荐 · 社区资源 · 下一步行动
总结行动